台積電臺北OCP峰會揭SoIC新進展　2029年A14對A14 3D堆疊量產，AI晶片走向垂直整合

(圖/ 鋒爆新聞 AI圖片)

台積電SoIC進入成長階段，AI晶片封裝從平面走向垂直

台積電SoIC先進封裝正在進入新的技術與量產階段，AI晶片的整合方式也從過去擴大平面封裝，逐步增加垂直3D堆疊。台積電先進封裝技術暨服務副總經理何軍在臺北舉行的OCP APAC Summit中說明SoIC發展進程。根據台積電公開資料，SoIC目前已朝更高密度的3D晶片整合發展，A14對A14的SoIC預計於2029年進入生產。

這項發展的關鍵，不只是封裝尺寸縮小，而是晶片本身開始在垂直方向增加整合能力。過去AI運算系統提升效能，主要依靠製程微縮、增加晶片面積，以及透過CoWoS等2.5D封裝將多顆晶片與HBM整合在同一封裝中。

但當單一封裝的平面尺寸持續放大，光罩尺寸、訊號傳輸距離、功耗與封裝複雜度都會逐漸成為限制。SoIC的3D堆疊則提供另一條路徑：不是只把晶片做得更大，而是把晶片堆得更高。

從6微米走向4.5微米，Hybrid Bonding成為關鍵技術

SoIC下一階段的技術突破，核心之一就是Hybrid Bonding互連間距持續縮小。目前台積電SoIC已具備6微米等級的Hybrid Bonding Pitch，相關技術已進入量產階段；下一階段則規劃在2029年進一步縮小至4.5微米。

公開技術資料顯示，台積電規劃的A14對A14 SoIC將在2029年進入生產，晶粒對晶粒I/O密度較N2對N2 SoIC提高至1.8倍，進一步提升堆疊晶片之間的資料傳輸能力。

這代表Hybrid Bonding的角色將不只是把兩顆晶片「接在一起」，而是成為3D晶片架構中承擔高速、大量資料交換的核心互連技術。

對AI運算而言，這一點尤其重要。

大型AI模型需要在運算晶片、記憶體與不同運算單元之間傳輸大量資料。當資料移動的距離與頻率增加，互連本身消耗的能源也會成為系統效能的重要因素。

因此，縮短晶片距離、提高I/O密度，將直接影響未來AI運算系統的頻寬與能源效率。

A14對A14堆疊，代表Logic與Logic開始真正垂直整合

台積電2029年的技術規劃中，最值得關注的就是A14對A14 SoIC。過去3D封裝經常被討論的是邏輯晶片與記憶體之間的整合，但當先進製程邏輯晶片直接進行上下堆疊，代表3DIC的應用範圍進一步向高效能邏輯運算本身延伸。

台積電官方資料確認，A14-to-A14 SoIC預計2029年進入生產，且相較N2-on-N2 SoIC具有更高的晶粒對晶粒I/O密度。這項技術路線的產業意義在於，未來一個AI運算系統不一定必須完全依賴一顆尺寸越來越大的單一邏輯晶片。晶片設計者可以將不同運算功能拆分到不同Die，再利用高密度3D互連將其垂直整合。這將讓Chiplet設計與3DIC進一步結合，也可能增加未來高效能運算架構的設計彈性。

CoWoS負責「橫向做大」，SoIC則負責「垂直做高」

如果把台積電目前的先進封裝布局放在一起觀察，可以看到CoWoS與SoIC並不是互相取代，而是朝不同方向發展。CoWoS主要解決的是2.5D平面整合問題。

隨著AI加速器需要整合更多運算Die與HBM，台積電持續擴大CoWoS封裝尺寸。台積電已宣布14倍光罩尺寸CoWoS預計2028年進入生產，並在2029年推出更大尺寸版本。

SoIC則是另一條路線。它不是單純把封裝面積往外擴張，而是利用3D堆疊將晶片往垂直方向延伸。

因此，未來AI先進封裝可能形成兩條並行路徑：CoWoS負責橫向擴大，SoIC負責垂直堆疊。

兩者甚至可能在同一個AI系統中共同存在，形成更複雜的異質整合架構。

AI晶片為何需要3D堆疊？功耗成為下一個核心問題

AI晶片效能快速提升的同時，功耗也成為產業不得不面對的問題。當AI運算量不斷增加，系統功耗來源已不只是邏輯晶片本身的運算，也包括晶片與晶片之間的大量資料傳輸。

因此，如何縮短資料傳輸距離、提高互連效率，已經成為先進封裝的重要技術方向。

Hybrid Bonding的核心價值就在這裡。透過更短的晶片間距離與更高密度的互連，理論上可以讓資料在不同Die之間更有效率地移動，並降低部分互連造成的能源消耗。

這也是為什麼AI時代的先進封裝，已經從單純的「把晶片封裝起來」，轉變成直接參與系統效能與能源效率設計。

SoIC產能快速擴張，先進封裝產業進入下一階段

台積電提供的規劃顯示，SoIC產能在2022年至2027年間預期將維持高速成長，年複合成長率超過90%；同期CoWoS產能年複合成長率也預期超過80%。

如果這項產能擴張按照規劃推進，代表SoIC與CoWoS都將成為AI先進封裝的重要產能支柱。這也反映AI晶片需求正在改變半導體後段製程的地位。

過去先進封裝經常被視為晶片製造完成後的最後一道整合程序，但在AI時代，封裝已經逐漸成為決定晶片效能、頻寬、功耗與系統規模的重要技術。

換句話說，AI晶片的競爭已經不再只是在晶圓廠裡比製程。封裝技術本身也成為晶片性能的一部分。

HBM仍是AI封裝核心，記憶體與邏輯整合同步升級

雖然SoIC正在向Logic-on-Logic發展，但HBM仍然是AI系統的重要組成。台積電在先進封裝布局中，並沒有因為發展3D邏輯堆疊而降低對HBM整合的需求。相反地，隨著AI加速器規模增加，邏輯晶片與高頻寬記憶體之間的整合仍是封裝技術的重要方向。

這也使CoWoS與SoIC形成互補。CoWoS可以在更大的平面封裝中整合運算Die與HBM；SoIC則可以進一步處理垂直堆疊與高密度Die-to-Die互連。

兩種技術共同發展，讓台積電能針對不同AI架構提供不同的封裝組合。中介層不再只是連接器，先進封裝開始走向系統級整合

AI先進封裝另一項變化，是中介層與封裝內部元件的功能逐漸增加。過去中介層主要負責不同晶片之間的訊號連接，但隨著AI系統複雜度提高，封裝本身開始承擔更多系統功能。

台積電的技術布局已包括Active Bridge，以及整合電壓調節器與電容等方向這代表未來先進封裝可能不再只是將不同晶片「放在一起」，而是把更多電源管理、訊號傳輸與運算相關功能直接整合到封裝層級。

當封裝開始承擔更多系統功能，晶片設計、封裝設計與系統設計之間的界線也會更加模糊。

AI先進封裝的競爭，從2.5D進入3D時代

台積電這次在臺北OCP APAC Summit所揭示的SoIC進展，真正值得關注的並非單一4.5微米技術指標，而是AI晶片架構正在逐步從平面走向立體。

過去AI晶片擴張主要依靠更先進的製程、更大的封裝與更多HBM。下一階段則可能同時採取三種方法：

製程持續微縮、封裝橫向擴張、晶片垂直堆疊。其中，A14對A14 SoIC是最具代表性的技術方向。

台積電官方已確認A14對A14 SoIC預計2029年進入生產，意味Logic-on-Logic的3D整合將從技術藍圖進一步朝量產邁進。

台積電下一場先進封裝競爭，關鍵不只在產能

從產業競爭角度來看，未來先進封裝的關鍵可能同時包括「技術、產能與生態系」。技術面必須持續降低Hybrid Bonding Pitch，提高Die-to-Die I/O密度與頻寬。

產能面則必須跟上AI晶片快速成長的需求。而在生態系方面，先進封裝需要與GPU、ASIC、HBM、Chiplet、基板、散熱與電源管理等技術共同演進。

這也是台積電同時推進CoWoS、SoIC、SoW-X與其他先進封裝技術的原因。

台積電官方資料顯示，2029年除了A14對A14 SoIC外，也規劃更大型CoWoS與40倍光罩尺寸SoW-X，顯示其策略並不是押注單一封裝架構，而是建立多層次AI運算整合平台。

未來觀察：2029年A14對A14能否成為AI 3D封裝新分水嶺？

接下來市場最值得觀察的，是台積電能否按照既定時程推進4.5微米Hybrid Bonding與A14對A14 SoIC量產。如果2029年技術順利進入生產，AI晶片將可以在更小的封裝距離下，進行更高密度的Logic-on-Logic整合。

第二個觀察重點則是AI客戶採用速度。3D堆疊雖然能帶來更高的整合密度，但也同時增加熱管理、良率、測試、設計與製造複雜度，因此實際大規模導入速度仍取決於AI晶片架構與客戶產品需求。

第三個關鍵則是CoWoS與SoIC如何搭配。未來高階AI產品很可能不是單純選擇CoWoS或SoIC，而是依照運算Die、HBM與不同Chiplet的需求，採取多種封裝技術共同整合。

AI晶片從「做大」走向「做高」，台積電SoIC成關鍵技術

AI運算需求持續增加後，單純依靠平面方向擴大晶片與封裝尺寸，已逐漸面臨面積、功耗與訊號傳輸等限制。台積電目前透過CoWoS擴大平面整合能力，再利用SoIC與Hybrid Bonding向垂直方向延伸，形成「橫向做大、垂直做高」的雙重技術路線。

而2029年A14對A14 SoIC進入生產，則可能成為這條路線的重要節點。這代表AI晶片的下一階段競爭，可能不再只是誰能把單顆晶片做得更強，而是誰能在有限空間中，把更多運算能力、記憶體與互連功能整合到同一個系統。

對台積電而言，SoIC從研發與早期應用走向更大規模量產，意味先進封裝正在從「支援AI晶片」轉變為「決定AI晶片下一代架構」的重要技術。

鋒爆新聞

(文/ 記者 郭紋雅)